Samsung Electronics, líder mundial en tecnología de memoria avanzada, ha anunciado hoy que ha desarrollado la HBM3E 12H, la primera HBM3E DRAM de 12 pilas de la industria y el producto HBM de mayor capacidad hasta la fecha.

La HBM3E 12H de Samsung proporciona un ancho de banda sin precedentes de hasta 1280 gigabytes por segundo (GB/s) y una capacidad líder en la industria de 36 gigabytes (GB). En comparación con la HBM3 8H de 8 pilas, ambos aspectos han mejorado en más de un 50%.

“Los proveedores de servicios de IA de la industria requieren cada vez más HBM con mayor capacidad, y nuestro nuevo producto HBM3E 12H ha sido diseñado para responder a esa necesidad”, dijo Yongcheol Bae, vicepresidente ejecutivo de Planificación de Productos de Memoria de Samsung Electronics.  “Esta nueva solución de memoria forma parte de nuestro esfuerzo para el desarrollo de tecnologías esenciales para HBM de alta pila (high-stack) y para asegurar el liderazgo tecnológico para el mercado de HBM de alta capacidad en la era de la IA”.

La HBM3E 12H utiliza una película no conductora de compresión térmica avanzada (TC NCF), lo que permite que los productos de 12 capas tengan la misma especificación de altura que los de 8 capas para cumplir los requisitos actuales del paquete HBM. Se espera que esta tecnología aporte beneficios adicionales, especialmente con pilas más altas, ya que la industria busca reducir la deformación de las pastillas, una característica de las pastillas más delgadas. Samsung viene reduciendo el espesor de su material NCF y ha logrado la brecha entre chips más pequeña de la industria, con siete micrómetros (μm), al tiempo que ha eliminado los huecos entre capas. Estos esfuerzos dan como resultado una densidad vertical mejorada en más del 20% en comparación con el HBM3 8H.

El avanzado TC NCF de Samsung también mejora las propiedades térmicas del HBM al permitir el uso de protuberancias de varios tamaños entre los chips. Durante el proceso de unión del chip, se utilizan protuberancias más pequeñas en áreas de señalización y otras más grandes en puntos que requieren disipación de calor. Este método también ayuda a aumentar el rendimiento del producto.

Con el crecimiento exponencial de las aplicaciones de IA, se espera que la HBM3E 12H sea una solución óptima para futuros sistemas que requieran más memoria. Su mayor rendimiento y capacidad permitirán a los clientes gestionar sus recursos de forma más flexible y reducir el costo total de propiedad (TCO) de los centros de datos. Cuando se utiliza en aplicaciones de IA, se estima que, en comparación con el HBM3 8H, la velocidad promedio para el entrenamiento de IA aumentará en un 34%, mientras que el número de usuarios simultáneos de servicios de inferencia puede crecer más de 11,5 veces.[1]

Samsung ha comenzado a proporcionar muestras de la HBM3E 12H a los clientes y su producción en masa está prevista para el primer semestre de este año.

[1] Basado en resultados de simulación interna

Samsung Electronics, líder mundial en tecnología de semiconductores avanzada, compartió hoy una nueva visión que lleva al mundo un paso más cerca de la realización de chips neuromórficos que pueden imitar mejor el cerebro. 

Concebido por los principales ingenieros y académicos de Samsung y la Universidad de Harvard, el avance fue publicado como un artículo de Perspective, titulado “Electrónica neuromórfica basada en copiar y pegar el cerebro”, por Nature Electronics. Donhee Ham, miembro del Instituto de Tecnología Avanzada de Samsung (SAIT) y profesor de la Universidad de Harvard, profesor Hongkun Park de la Universidad de Harvard, Sungwoo Hwang, presidente y director ejecutivo de Samsung SDS y ex director de SAIT, y Kinam Kim, vicepresidente y director ejecutivo de Samsung Electronics son los coautores correspondientes.

Imagen de neuronas de rata en CNEA (matriz de nanoelectrodos CMOS).

La esencia de la visión presentada por los autores se resume mejor con dos palabras, “copiar” y “pegar”. El documento sugiere una forma de copiar el mapa de conexión neuronal del cerebro utilizando una matriz de nanoelectrodos innovadora desarrollada por el Dr. Ham y el Dr. Park, y pegar este mapa en una red tridimensional de alta densidad de memorias de estado sólido, la tecnología para que Samsung ha sido líder mundial.

A través de este enfoque de copiar y pegar, los autores prevén crear un chip de memoria que se aproxime a los rasgos informáticos únicos del cerebro (baja potencia, aprendizaje fácil, adaptación al entorno e incluso autonomía y cognición) que han estado más allá del alcance de la tecnología actual.

El cerebro está formado por una gran cantidad de neuronas y su mapa de cableado es responsable de las funciones del cerebro. Por lo tanto, el conocimiento del mapa es la clave para realizar ingeniería inversa del cerebro.

Si bien el objetivo original de la ingeniería neuromórfica, lanzada en la década de 1980, era imitar tal estructura y función de las redes neuronales en un chip de silicio, resultó difícil porque, incluso hasta ahora, se sabe poco sobre cómo se conectan las gran cantidad de neuronas. juntos para crear las funciones superiores del cerebro. Por lo tanto, el objetivo de la ingeniería neuromórfica se ha simplificado: diseñar un chip “inspirado” por el cerebro en lugar de imitarlo rigurosamente.

Este artículo sugiere una forma de volver al objetivo neuromórfico original de la ingeniería inversa del cerebro. La matriz de nanoelectrodos puede ingresar de manera efectiva a una gran cantidad de neuronas para que pueda registrar sus señales eléctricas con alta sensibilidad. Estas grabaciones intracelulares masivamente paralelas informan el mapa de cableado neuronal, indicando dónde se conectan las neuronas entre sí y qué tan fuertes son estas conexiones. Por lo tanto, a partir de estas grabaciones reveladoras, el mapa de cableado neuronal se puede extraer o “copiar”.

El mapa neuronal copiado se puede ‘pegar’ en una red de memorias no volátiles, como las memorias flash comerciales que se utilizan en nuestra vida cotidiana en unidades de estado sólido (SSD), o memorias ‘nuevas’ como el acceso aleatorio resistivo memorias (RRAM): programando cada memoria para que su conductancia represente la fuerza de cada conexión neuronal en el mapa copiado.

De izquierda a derecha: Donhee Ham, miembro del Instituto de Tecnología Avanzada de Samsung (SAIT) y profesor de la Universidad de Harvard, Hongkun Park, profesor de la Universidad de Harvard, Sungwoo Hwang, presidente y director ejecutivo de Samsung SDS (ex director de SAIT) y Kinam Kim , Vicepresidente y director ejecutivo de Samsung Electronics

El artículo da un paso más y sugiere una estrategia para pegar rápidamente el mapa de cableado neuronal en una red de memoria. Una red de memorias no volátiles especialmente diseñadas puede aprender y expresar el mapa de conexión neuronal, cuando es impulsado directamente por las señales registradas intracelularmente. Este es un esquema que descarga directamente el mapa de conexiones neuronales del cerebro en el chip de memoria.

Dado que el cerebro humano tiene aproximadamente 100 mil millones de neuronas y mil veces más conexiones sinápticas, el chip neuromórfico definitivo requerirá 100 billones de memorias. La integración de una cantidad tan grande de memorias en un solo chip sería posible gracias a la integración 3D de memorias, la tecnología liderada por Samsung que abrió una nueva era para la industria de la memoria.

Aprovechando su experiencia líder en la fabricación de chips, Samsung planea continuar su investigación en ingeniería neuromórfica, con el fin de extender el liderazgo de Samsung en el campo de los semiconductores de inteligencia artificial de próxima generación.

“La visión que presentamos es muy ambiciosa”, dijo el Dr. Ham. “Pero trabajar hacia un objetivo tan heroico ampliará los límites de la inteligencia artificial, la neurociencia y la tecnología de semiconductores”.