La investigación ha sido liderada por Samsung Advanced Institute of Technology (SAIT) en colaboración con

Samsung Electronics Foundry Business and Semiconductor R&D Center. El autor principal del estudio, el Dr. Seungchul Jung, Investigador en SAIT, y los autores corresponsales, el Dr. Donhee Ham, asistente del SAIT y profesor de la Universidad de Harvard, y el Dr. Sang Joon Kim, Vicepresidente de Tecnología del SAIT, dirigieron la investigación.

En el estándar de la arquitectura computacional, los datos son almacenados en chips de memoria y son ejecutados en diferentes procesadores.

En cambio, la computación en memoria es un nuevo paradigma informático que pretende realizar tanto el almacenamiento como el procesamiento de datos en una red de memoria. Por otro lado, gracias a que este esquema puede procesar una gran cantidad de datos almacenados dentro de la propia red de memoria sin tener que mover los datos, y el procesamiento de datos en la red de memoria se ejecuta de forma altamente paralela, el consumo de energía se reduce sustancialmente. La computación en memoria ha surgido, por tanto, como una de las tecnologías prometedoras la próxima generación de chips semiconductores de IA de bajo consumo.

Por este motivo, la investigación sobre la computación en memoria ha sido muy intensa en todo el mundo. Las memorias no volátiles, en particular las RRAM (Resistive Random Access Memory) y las PRAM (Phase-change Random Access Memory), se han utilizado activamente para demostrar este tipo de computación. En cambio, hasta ahora ha sido difícil utilizar la MRAM —otro tipo de memoria no volátil—, a pesar de las ventajas de la MRAM, como la velocidad de funcionamiento, la resistencia y la producción a gran escala. Esta dificultad se debe a la baja resistencia de la MRAM, por lo que ésta no puede disfrutar de la ventaja de la reducción de energía cuando se utiliza en la arquitectura de computación en memoria estándar.

(De izquierda a derecha) Dr. Donhee Ham, miembro de SAIT y profesor de la Universidad de Harvard, Dr. Seungchul Jung, investigador de SAIT y Dr. Sang Joon Kim, Vicepresidente de Tecnología de SAIT

Los investigadores de Samsung Electronics han aportado una solución a este problema mediante una innovación arquitectónica. En concreto, han conseguido desarrollar un chip de matriz MRAM que demuestra la computación en memoria, sustituyendo a la arquitectura estándar computacional, de “suma de corrientes” (current-sum) por una nueva arquitectura de computación en memoria de “suma de resistencias” (resistance sum), que aborda el problema de la pequeña resistencia de los dispositivos MRAM individuales.

Posteriormente, el equipo de investigación de Samsung probó el rendimiento de este chip de computación en memoria MRAM haciéndolo funcionar para realizar cálculos de IA. El chip alcanzó una precisión del 98% en la clasificación de dígitos escritos a mano, y una precisión del 93% en la detección de rostros a partir de escenas.

Al introducir la memoria MRAM (ya en producción a escala comercial en el sistema de fabricación de semiconductores) en el ámbito de la memoria computacional, este trabajo amplía la frontera de las tecnologías de chip de IA de bajo consumo de la próxima generación.

Los investigadores también han sugerido que este nuevo chip MRAM no solo puede utilizarse para la computación en memoria, sino que también puede servir como plataforma para descargar redes neuronales biológicas. Esto va en la línea de la visión de la electrónica neuromórfica que los investigadores de Samsung expusieron recientemente en un artículo de perspectiva publicado en el número de septiembre de 2021 de la revista Nature Electronics.

“La computación en memoria se asemeja a nuestro cerebro en el sentido de que, en él, la computación también se produce dentro de la red de memorias biológicas, o sinapsis, los puntos en los que las neuronas se tocan entre sí”, afirma el Dr. Seungchul Jung, autor principal del artículo. “De hecho, aunque de momento la computación realizada por nuestra red MRAM tiene un propósito diferente al de la computación realizada por el cerebro, esta red de memoria de estado sólido puede utilizarse en el futuro como plataforma para imitar el cerebro modelando la conectividad de las sinapsis del cerebro”.

Como se destaca en este trabajo, al aprovechar su tecnología de memoria líder y fusionarla con la tecnología de semiconductores de sistema, Samsung planea seguir ampliando su liderazgo en la computación de próxima generación y los semiconductores de IA.

Esta idea, desarrollada por los ingenieros y académicos de Samsung y la Universidad de Harvard, se ha publicado en la revista Nature Electronics con el título “Electrónica Neuromórfica basada en copiar y pegar el cerebro”. En concreto, los autores han sido Donhee Ham, miembro del Instituto Avanzado de Tecnología de Samsung (SAIT), Hongkun Park, profesor de la Universidad de Harvard, Sungwoo Hwang, presidente y Director General de Samsung SDS y ex director del SAIT, y Kinam Kim, Vicepresidente y Director General de Samsung Electronics.

La visión presentada por los autores se resume mejor con las palabras “copiar” y “pegar”. El artículo sugiere una forma de copiar el mapa de conexiones neuronales del cerebro utilizando una innovadora matriz de nanoelectrodos creada por el Dr. Ham y el Dr. Park, y de pegar este mapa en una red tridimensional de alta densidad de memorias de estado sólido, tecnología en la que Samsung ha sido líder mundial durante muchos años.

Mediante este método de “copiar y pegar”, los autores prevén crear un chip de memoria que se aproxime a los rasgos informáticos únicos del cerebro que han estado fuera del alcance de la tecnología, como pueden ser un bajo consumo, la facilidad de aprendizaje, la adaptación al entorno e incluso autonomía y el procesamiento de la información.

El cerebro está formado por un gran número de neuronas, y su mapa de cableado es el responsable de las funciones del cerebro. De esta forma, el conocimiento de este mapa es la clave para la ingeniería inversa del cerebro.

Aunque el objetivo original de la ingeniería neuromórfica, que comenzó en la década de 1980, era imitar la estructura y función de las redes neuronales en un chip de silicona; fue un reto difícil porque, incluso hasta ahora, se sabe muy poco sobre cómo se conecta un gran número de neuronas para crear las funciones superiores del cerebro. Por lo tanto, el nuevo objetivo de esta disciplina ha sido diseñar un chip “inspirado” en el cerebro, en lugar de imitarlo rigurosamente.

Este trabajo sugiere una forma de volver al objetivo neuromórfico de la ingeniería inversa del cerebro. La matriz de nanoelectrodos puede introducirse eficazmente en un gran número de neuronas para registrar sus señales eléctricas con gran delicadeza. Estas grabaciones intracelulares informan del mapa de cableado neuronal, indicando dónde se conectan las neuronas entre sí y la fuerza de estas conexiones. Por lo tanto, a partir de estos registros se puede extraer, o “copiar”, el mapa de cableado neuronal.

El mapa neuronal copiado puede entonces “pegarse” a una red de memorias no volátiles -como las memorias flash, las unidades de estado sólido (SSD) o “nuevas” memorias como las de acceso aleatorio resistivas (RRAM)- programando cada una para que su conductancia represente la fuerza de cada conexión neuronal en el mapa copiado.

Los autores son Donhee Ham, miembro del Instituto Avanzado de Tecnología de Samsung (SAIT), Hongkun Park, profesor de la Universidad de Harvard, Sungwoo Hwang, presidente y Director General de Samsung SDS y ex director del SAIT, y Kinam Kim, Vicepresidente y Director General de Samsung Electronics

El artículo da un paso más y sugiere una estrategia para “pegar” rápidamente el mapa de conexiones neuronales en una red de memoria. Una red de memorias no volátiles, cuando es conducida directamente por las señales registradas intracelularmente, puede aprender y expresar el mapa de conexiones neuronales. Se trata de un esquema que descarga directamente el mapa de conexiones neuronales del cerebro en el chip de memoria.

Dado que el cerebro humano tiene unos 100.000 millones de neuronas y unas mil veces más conexiones sinápticas, el chip neuromórfico definitivo requerirá unos 100 billones de memorias. La integración de un número tan elevado de memorias en un solo chip sería posible gracias a la integración de memorias en 3D, una tecnología liderada por Samsung que abrió una nueva era en la industria de almacenamiento.

Aprovechando su experiencia en la fabricación de chips, Samsung tiene previsto continuar su investigación en ingeniería neuromórfica, con el fin de ampliar su liderazgo en el campo de los semiconductores de IA de próxima generación.

Según el DR. Ham, “la visión que presentamos es muy ambiciosa, pero trabajar para conseguir un objetivo tan heroico superará los límites de la inteligencia artificial, la neurociencia y la tecnología de semiconductores”.