▲三星晶圓代工事業部與半導體研發中心負責人比出3的手勢，慶祝邁向GAA架構3奈米製程的嶄新里程碑。

全球先進半導體技術領導品牌三星電子宣布，已啟用環繞式閘極（GAA）架構的3奈米製程製造晶片。

三星首次採用多橋通道場效電晶體FET（MBCFET）的GAA技術生產晶片，突破「鰭式場效電晶體」（FinFET）架構的性能限制，並藉由減少供應電壓層級優化功率效率，同時透過增加驅動電流能力提升效能。

三星將具有奈米片電晶體架構的半導體晶片，首次應用於高效能、低功耗的運算領域，並計畫拓展至行動處理器。

三星電子總裁暨晶圓代工事業部負責人Siyoung Choi博士表示：「三星不斷導入業界第一技術，例如高介電常數金屬閘極（High-K Metal Gate）、FinFET以及EUV等，展現飛躍性成長，在製造應用層面持續坐穩領導地位。三星冀望以領先全球的MBCFET架構3奈米製程，鞏固技術霸主之位。展望未來，我們將延續強勁的創新動能，積極開發具競爭優勢的技術，並建立有助於加速技術成熟的流程。」

▲（左起）三星電子副總裁Michael Jeong、執行副總裁Ja-Hum Ku，以及三星晶圓代工事業部副總裁Sang Bom Kang三人手持3奈米晶圓，於三星華城園區生產線合影。

藉由優化設計技術，實現最大化PPA

三星的專有技術採用通道較寬的奈米片，相較於通道較窄的奈米線GAA技術架構，能實現更高效能與更佳的能源效率。在3奈米GAA技術助陣下，三星得以調節奈米片的通道寬度，優化功耗以及效能表現，滿足客戶的多元需求。

此外，GAA設計的靈活性，具有提升功耗、效能、面積（PPA）的優勢，對於設計技術整合優化（DTCO）十分有利^（註一）。相較於5奈米製程，第一代3奈米製程能降低45%功耗、提升23%效能、縮減16%面積；第二代3奈製程則可降低50%功耗、提升30%效能，並縮減35%面積。

攜手SAFE 夥伴提供3奈米設計基礎架構與服務

隨著技術節點的持續微縮，與晶片效能提升的需求成長，為驗證功能更多、尺寸縮減的複雜產品，IC設計人員面臨著處理龐大數據的挑戰。為滿足上述需求，三星致力提供更穩定的設計環境，以減少設計、驗證和簽核流程所需時間，同時提升產品的可靠性。

得益於三星與Ansys、Cadence、Siemens和Synopsys等先進製程晶圓代工生態圈（SAFE）夥伴的縝密佈局，三星自2021年第三季起，便開始提供經驗證的設計架構，協助客戶在更短時間內完善產品設計。

來自SAFE 合作夥伴的證言

• Ansys，Ansys電子、半導體和光學業務部副總裁暨總經理John Lee

「Ansys攜手三星持續為最先進的設計打造致能技術，如今以GAA技術實現3奈米製程，Ansys多物理場模擬平台的簽核準確度，便是我們與位居業界領先地位的三星晶圓代工事業部，維持長期合作關係的一大例證。Ansys維持一貫不變的承諾，竭力為雙方共同的頂級客戶，提供最佳的設計體驗。」

• Cadence，Cadence客製化IC及PCB事業群資深副總裁暨總經理Tom Beckley

「三星邁向GAA架構3奈米製程的里程碑，我們對此表達恭賀之意。Cadence與三星晶圓代工事業部密切合作，使客戶透過我們的數位解決方案－從元件庫特性到全數位流程實施與簽核，於該節點實現最佳功耗、效能與面積，達成最大化的生產效率，而背後最大的驅動力皆來自於Cadence Cerebrus AI技術。奠基於自家的客製解決方案，我們攜手三星啟用並驗證完整的AMS流程，藉由自動佈線來提高電路設計和模擬的生產效率。我們熱切期待雙方延續合作關係，促成更多的成功設計定案。」

• Siemens EDA，西門子數位化工業軟體IC-EDA執行副總裁Joe Sawicki

「Siemens EDA很高興與三星合作，並確保從最初的開發階段起，我們現有的軟體平台能在三星最新的3奈米製程節點運作。雙方藉由SAFE 計劃建立的長期夥伴關係，使西門子領先業界的EDA工具通過3奈米認證，為雙方的共同客戶創造巨大價值。」

• Synopsys，新思科技矽晶實現事業部總經理暨公司幕僚Shankar Krishnamoorthy

「基於與三星晶圓代工事業部長期建立的策略夥伴關係，我們以解決方案支援三星的先進製程，協助共同客戶大幅縮短設計週期。Synopsys將持續擴大對三星GAA架構3奈米製程的支援廣度，我們的Digital Design、Analog Design和IP產品，助力客戶為關鍵的高效能運算應用，提供差異化SoC。」

註一：有關設計技術整合優化（DTCO）的更多資訊，請參閱以下連結：

Find the optimal for the best. Part 1

Find the optimal for the best. Part 2

全球先進半導體技術領導品牌三星電子，近期於線上舉辦2021年第三屆「三星先進製程晶圓代工生態圈」（SAFE^TM）論壇。

三星攜手晶圓代工生態圈夥伴，以「效能平台2.0：創新、智慧、整合」為主題，籌辦7場主題演講及76場技術座談會，並聚焦三大主題：環繞式閘極結構（GAA，創新）、人工智慧（AI，智慧）與2.5D／3D（整合）技術，以及高效能應用所需的多元設計基礎架構。

三星電子資深副總裁暨晶圓代工設計平台開發負責人Ryan Lee表示：「面對瞬息萬變的大數據時代，為滿足客戶日益增長的需求，三星攜手晶圓代工夥伴取得可觀的進展，並以強大的解決方案為成功鋪路。借助SAFE計畫，三星將以先鋒者之姿引領群雄，實現『效能平台2.0』願景。」

本屆三星論壇自11月17日起進行為期一個月的直播，與會者可透過線上SAFE論壇平台，探索一系列技術座談會，亦能與生態圈夥伴展開互動。欲註冊參加SAFE論壇者，請造訪三星活動官網https://www.samsungfoundry.com 。

SAFE 2021：效能平台2.0

身處於以數據為導向的全新時代，三星聚焦智慧財產權（IP）、電子設計自動化（EDA）、雲端、設計解決方案合作夥伴（DSP）、封裝解決方案等關鍵領域，積極擴大晶圓代工生態圈陣容。其最新SAFETM計劃內容涵蓋以下：

• SAFE^TM-IP及EDA：三星與其晶圓代工生態圈夥伴取得逾3,600個IP以及80款通過認證的EDA工具。上述工具的開發與認證，皆根據三星運作並由其合作夥伴參與的高標準認證計劃。為因應高效能應用市場需求，三星晶圓代工生態圈不僅開發具體HPC基礎IP，包括標準元件庫及記憶體編譯器，亦開發各項關鍵IP，例如100Gbps以上的串列器－解串列器（Serializer-Deserializer）介面，以及5D／3D多晶片整合解決方案。

借助EDA合作夥伴，三星已掌握專為3奈米（nm）GAA製程技術優化的設計工具，以及用於2.5D／3D多晶片整合的設計方法。客戶亦可利用基於AI與機器學習的EDA技術，系統性地管理及分析設計數據。為克服日益棘手的晶片設計與分析，三星同步強化合作夥伴關係，以促進EDA工具與相關技術開發，例如整合能有效利用運算資源的GPU，此為晶圓驗證不可或缺的技術。

• SAFE^TM-OSAT：三星計劃擴大外包半導體組裝及測試（OSAT）生態圈，以強化如5D／3D等封裝產品線，進而引領「超越摩爾定律」技術。近期三星宣佈共同開發混合基板立方體（H-Cube）解決方案，即為三星晶圓代工與OSAT社群合作的成功案例之一。該方案可實現6項HBM有效整合，同時發揮成本效益。
• SAFE^TM-Cloud Design Platform：三星去年推出雲端一站式設計平台SAFE^TM-CDP，現已支援混合雲端功能，可與客戶的傳統設計環境連結。
• SAFE^TM-DSP：於SAFE^TM-DSP生態圈加持下，三星及其全球合作夥伴得以積極支援全球無廠公司。借助先進製程技術及高效能、低功耗晶片設計知識，將設計概念化為具體客製產品。

【引述自SAFETM 夥伴企業]

• Ansys－執行長Ajei Gopal

「現今的晶片需仰賴全方位多物理場方法，而工程模擬為不可或缺的一環。Ansys很榮幸能與三星合作，為其多晶片整合計劃，提供全面性多物理場分析流程。此舉將造福雙方共同客戶、產業，乃至全世界。半導體亦將驅動自駕車、電動車、人工智慧與5G等行動技術變革。」

• Arm－執行長Simon Segars

「對整體合作夥伴生態圈而言，Arm與三星晶圓代工的長期夥伴關係，是成功在眾多市場拓展商機的重要關鍵。我們與三星攜手合作，以三星晶圓代工的環繞式閘極結構等先進製程，優化Armv9新世代處理器。過程中雙方密切合作，共同發掘橫跨高效能運算（HPC）、汽車、AI 和 IoT領域的新商機，同時處理與日俱增的複雜問題，加快產品上市時程。」

• Cadence－執行長Lip-Bu Tan

「Cadence的智慧系統設計策略與三星晶圓代工『效能平台2.0』方向一致，皆以創新、智慧無所不在、整合解決方案為主題。Cadence採用三星先進製程與封裝技術，使客戶成功開發及交付突破性創新產品，期盼能與三星晶圓代工繼續合作，加快設計的致勝腳步。」

• Siemens EDA－資深副總裁J. Incorvaia

「三星SAFE論壇為三星晶圓代工生態圈提供了難能可貴的場域，於此聚集各界人才交流資訊，並共同為三星先進製程技術尋找極致發揮的機會。Siemens EDA引頸期盼今年度三星SAFE盛會，且期待客戶與夥伴透過此盛事達成合作，攜手排除設計障礙、提高晶片成功率。」

• Synopsys－總裁暨營運長Sassine Ghazi

「Synopsys期盼結合軟體及晶片技術，創造出振奮人心、改變世界的新產品。我們與三星晶圓代工攜手合作，於3nm環繞式閘極結構的具體實現、廣泛的IP認證，AI輔助晶片設計、2.5／3D多晶片設計等領域，擬定縝密計劃。Synopsys將展開雙臂，迎接三星SAFE計畫提供的合作機會。」

GAA蓄勢待發－3奈米將於2022年投入量產；2奈米訂於2025年

三星GAA專利技術－多橋通道場效電晶體FET（MBCFET），具備升級的功效和靈活設計優勢，對未來製程技術遷移至關重要。相較於5奈米製程，三星首度採用MBCFET的3奈米GAA節點，使晶片面積縮減35%、性能提升30%且功耗降低50%。除了優化功耗、性能和面積（PPA）外，隨著製程技術成熟，3奈米邏輯技術良率已逐漸趨近於量產中的4奈米製程。
 
三星預計於2022年上半年，生產首批基於3奈米技術設計的晶片，而第二代的3奈米晶片，則預計於2023年投入生產。三星技術路線圖的最新部署項目，採用MBCFET技術的2奈米製程節點，目前處於早期開發階段，預計將於2025年投入量產。
 

CIS、DDI、MCU適用FinFET – 17奈米專業製程技術登場

三星晶圓代工持續精進FinFET製程技術，以支援具成本效益及應用競爭力的專業產品。三星17奈米FinFET製程節點，堪稱其中的最佳實例。除了FinFET的固有優勢，該製程節點亦得益於3D電晶體架構，具備卓越的性能與能效。因此，與28奈米製程相比，三星17奈米FinFET可縮減43%面積、提升39%性能及49%能效。
 
此外，三星正積極推進14奈米製程，以支援3.3V高壓或快閃型嵌入式MRAM（eMRAM），進而提升寫入速度與密度，成為微控制器單元（MCU）、IoT與穿戴裝置等應用的絕佳選擇。三星8奈米無線射頻（RF）平台，可望進一步擴大其在5G半導體市場的領導地位，涵蓋sub-6GHz至mmWave毫米波應用。
 
2021年11月，三星將攜手生態圈合作夥伴，以線上虛擬方式舉辦三星晶圓代工SAFE論壇。