MBCFET™ – Samsung Newsroom 台灣

三星晶圓代工展現創新實力助攻大數據、AI／ML及智慧連網裝置的未來發展

Wed, 27 Oct 2021 09:35:20 +0000

全球先進半導體技術領導品牌三星電子，於2021年第五屆三星晶圓代工論壇（SFF）中，揭示以環繞式閘極（GAA）結構為基礎，針對３奈米及2奈米的持續製程技術遷移計劃。

本屆線上論壇以「擴展新維度」（Adding One More Dimension）為題，吸引全球2,000多名客戶及合作夥伴共襄盛舉。三星於此年度盛事中暢談願景，面對快速發展的晶圓代工市場，未來將提升製程技術、製造營運、代工服務等晶圓事業的各個環節，奠定屹立不搖的領導地位。

三星電子總裁暨晶圓代工事業部負責人Siyoung Choi博士表示：「三星將全面提高產能，以最先進的技術領航業界，並於矽晶堆疊技術上精益求精、持續展現應用層面的創新實力。COVID-19疫情加速數位轉型腳步，三星將與客戶及合作夥伴於適當時機提供創新技術，發掘矽晶應用的無限潛力。」

GAA蓄勢待發－3奈米將於2022年投入量產；2奈米訂於2025年

三星GAA專利技術－多橋通道場效電晶體FET（MBCFET），具備升級的功效和靈活設計優勢，對未來製程技術遷移至關重要。相較於5奈米製程，三星首度採用MBCFET的3奈米GAA節點，使晶片面積縮減35%、性能提升30%且功耗降低50%。除了優化功耗、性能和面積（PPA）外，隨著製程技術成熟，3奈米邏輯技術良率已逐漸趨近於量產中的4奈米製程。

三星預計於2022年上半年，生產首批基於3奈米技術設計的晶片，而第二代的3奈米晶片，則預計於2023年投入生產。三星技術路線圖的最新部署項目，採用MBCFET技術的2奈米製程節點，目前處於早期開發階段，預計將於2025年投入量產。

CIS、DDI、MCU適用FinFET – 17奈米專業製程技術登場

三星晶圓代工持續精進FinFET製程技術，以支援具成本效益及應用競爭力的專業產品。三星17奈米FinFET製程節點，堪稱其中的最佳實例。除了FinFET的固有優勢，該製程節點亦得益於3D電晶體架構，具備卓越的性能與能效。因此，與28奈米製程相比，三星17奈米FinFET可縮減43%面積、提升39%性能及49%能效。

此外，三星正積極推進14奈米製程，以支援3.3V高壓或快閃型嵌入式MRAM（eMRAM），進而提升寫入速度與密度，成為微控制器單元（MCU）、IoT與穿戴裝置等應用的絕佳選擇。三星8奈米無線射頻（RF）平台，可望進一步擴大其在5G半導體市場的領導地位，涵蓋sub-6GHz至mmWave毫米波應用。

2021年11月，三星將攜手生態圈合作夥伴，以線上虛擬方式舉辦三星晶圓代工SAFE論壇。

【名家觀點】三星電子最新電晶體技術締造半導體歷史

Mon, 27 May 2019 13:32:27 +0000

日常生活中，我們每天透過電腦與智慧型手機儲存或互相傳送文件、照片、影片、音訊檔、試算表與圖表等複雜數位資訊。然而，數位資訊其實僅利用「0」與「1」兩種位元組成的簡單二進位數系統來表現。

電晶體是將二進位數系統所編寫的數位資訊轉換成電子訊號的半導體裝置。電晶體中的「通道」讓電流在半導體源極和汲極之間流動，而「閘極」則是控管行經通道的電流。閘極透過放大電子訊號產生二進位數據，同時作為開關。由此可知，電晶體本質上就是半導體晶片的基本元素。

不管是文件、照片或影片，所有數位資訊皆是由「0」與「1」兩種位元組成的二進位數系統所構成。

半導體發展史不斷在創造更小、更快且功耗更低的電晶體。左起：平面電晶體、完全空乏（鰭式）電晶體，以及環繞式閘極結構(GAA)電晶體。

為了在矽(Si)基版有限的表面空間安裝更多半導體晶片，每一個晶片大小自然需要縮減。此外，為了在各個晶片中加入更多複雜的新功能，最基本的電晶體必須縮小體積並降低功耗，以將電池壽命提升至最高，同時也須降低熱能與電荷。由於功耗取決於操作電壓，電晶體更必須具備降低電壓的功能。因此，半導體發展史可說是不斷在創造更小、更快與功耗更低的電晶體。

目前半導體產業最常見的電晶體為金屬氧化物半導體(MOS)，由金屬電極、氧化物絕緣體和半導體通道組成。史上第一個MOS電晶體採用平面結構，讓閘極與通道可以在同一個平面上接觸。但隨著電晶體的體積縮小，源極與汲極之間的距離也變短，讓閘極很難作為開關。這就是所謂的「短通道效應」，並且隨著電壓降低幅度有限，意味著平面電晶體只能應用在20奈米或以上的節點（或世代）⁽^註一⁾

為了克服短通道效應，下一代的電晶體技術「完全空乏電晶體」應運而生。這類電晶體採用薄型矽(Si)通道，透過提高閘極調控通道電位的能力來避免短通道效應。該結構型態是由傳統電晶體（位於平面通道上的閘極）演變而來，不僅更薄且堅固，同時直立的矩形通道在三邊與閘極緊密互鎖。由於其細長的直立矩形設計與魚類的背鰭相似，因此也稱作「鰭式電晶體」。三星自2012年起開始生產各式尺寸的鰭式電晶體，而且是從14奈米切入。

平面電晶體僅允許通道和閘極在一個平面接觸，但鰭式電晶體具有三維結構，允許通道的三個面（不包括底部）和閘極接觸，進而改善半導體性能，並擴大電壓下降的程度，解決短通道效應所帶來的問題。

然而，在經過幾代的發展與製程轉換，鰭式電晶體已面臨極限。現今半導體產業要求電晶體能進一步降低電壓。儘管鰭式電晶體具備三維結構，但隨著電晶體持續進步，體積因而不斷縮小，僅三面接觸閘極而非四面，進而演變成發展上的一大限制。

圖示: 半導體電晶體的演進

為了突破現行電晶體解決方案的侷限，三星研發出新式環繞式閘極(GAA)結構。顧名思義，GAA結構將閘極調控通道電位的功能最大化，讓包含第四個底部在內的所有通道都被閘極環繞。閘極360度環繞通道區域可以抑制短通道效應，進一步降低電壓。

典型的GAA電晶體結構為一細長的奈米線⁽^註二⁾。通常，通道寬度一般是越寬越好，讓大量電流得以通過，但直徑極小的奈米線很難取得如此大量電流。為了克服此限制，三星研發出專有的MBCFET（多橋通道場效電晶體），此專利技術為GAA電晶體的升級版。MBCFET電晶體將線型通道結構排列成2維奈米片，以增加與閘極的接觸面積，進而讓裝置整合更簡單，同時增加電流。三星的MBCFET在市場上是極具競爭力的電晶體結構，除了本身的GAA結構可以抑制短通道效應外，也能透過增加通道面積實現性能提升。

與現有7奈米鰭式電晶體相較，MBCFET可將功耗降低50%、性能提升30%，同時將電晶體佔用面積減少45%。

GAA電晶體的開發為一項艱鉅的挑戰，堪稱半導體技術的工業革命，因此目前僅有三星電子提出未來供貨計畫。此外，MBCFET的成功創造亦彰顯三星電子領先全球的技術實力。此技術同時奠定與顛覆半導體產業的基礎，除了得以突破4奈米極限，更能提供且促成第四次工業革命所必須的核心技術。

憑藉此項領先業界的最新發展，三星電子透過最新開創性技術以及合作方式，為產業發展未來開闢了全新道路。

身為半導體工程師，我非常期待此因為新技術誕生而改朝換代的產業，也看好未來的發展。

*本文取自Yongjoo Jeon，三星晶圓代工業務首席工程師

註一：奈米是半導體製程使用的單位，1奈米等於十億分之一公尺。
註二:為超細微直線，切面直徑僅1奈米。

三星電子以先進晶圓製程領導技術展現最新矽晶圓技術創新及生態系統平台

Mon, 27 May 2019 13:10:32 +0000

全球先進半導體技術領導品牌三星電子(15日)於2019美國三星晶圓代工論壇，發表對製程創新及服務的承諾，為矽晶圓產業帶來最新技術的更新消息，並支援目前與未來最高要求的應用。

這場在美國加州聖塔克拉拉舉行的活動，邀請三星電子高階主管和產業專家一同探討半導體技術及製程平台解決方案的發展，涵蓋人工智慧(AI)、機器學習、5G網路、汽車、物聯網 (IoT)、先進資料中心及眾多其他領域之開發。

三星電子晶圓代工業務總裁ES Jung博士表示：「我們站在第四次工業革命的前端，這是一個高效能運算和連線能力的新時代，將會提升全球所有人的生活品質。」

「三星電子完全理解要實踐強大可靠的矽晶圓解決方案，不僅需要最先進的製造和封裝製程以及設計解決方案，還需要與值得信任和具有共同願景的廠商建立合作關係。今年的代工論壇，充分展現我們在所有領域推動發展的承諾，三星電子也很榮幸能主持此次的論壇，並與業界的精英們交流」，Jung博士補充道。

美國晶圓代工論壇重點精華：

全新3奈米 GAE PDK 0.1版已就緒

三星3奈米環繞式閘極(GAA)結構：3GAE開發依照計畫進行中。三星電子指出其3GAE製程設計套件(PDK) 0.1版已於四月推出，協助客戶及早開始設計工作，以及提升設計競爭力和縮短整備時間(TAT)。

與7奈米技術相較，三星3GAE製程設計最高可縮小晶片面積達45%，搭配降低50%的耗能及提升 35%的效能。以GAA為基礎的製程節點，預估將在新一代應用中廣泛採用，例如行動、網路、汽車、人工智慧(AI)和IoT物聯網。

以奈米線為基礎的傳統GAA，由於其有效通道寬度較小，因此需要的堆疊數量較大。另一方面，三星專利GAA：MBCFET（多重橋接型通道FET）採用的是奈米片結構，為每個堆疊提供更高的電流。

雖然鰭式場效電晶體 (FinFET)必須以離散方式調變鰭數，MBCFET 是透過控制奈米片寬度來提供更高的設計彈性。此外，MBCFET 與 FinFET製程的相容性代表兩者能共用相同的製造技術和設備，藉此加速製程開發與提升產量。

三星近期已公布3GAE測試載具設計，未來將專注於提升其效能及功率效率。

如需更多資訊，請參考三星電子新聞中心連結內的GAA圖表和影片。

製程科技藍圖和先進封裝技術更新

三星電子的藍圖包括應用極紫外線(EUV)技術、從7奈米到 4奈米等四種FinFET製程，以及 3奈米 GAA，或MBCFET。

今年下半，三星電子計畫將開始6奈米製程裝置的量產，並完成4奈米製程的開發。

三星電子計畫於四月開發5奈米FinFET製程的產品設計，預計於今年下半完成，並於2020年上半進行量產。

三星的FD-SOI (FDS)製程和eMRAM之拓展，以及一系列先進的封裝解決方案，皆在今年的代工論壇上發表。此外，28FDS製程、18FDS以及具有1Gb容量eMRAM的繼任者開發也都將在今年完成。