Multi-Bridge Channel Field Effect Transistor – Samsung Newsroom 台灣

三星投產GAA架構3奈米製程晶片

Thu, 14 Jul 2022 09:29:32 +0000

▲三星晶圓代工事業部與半導體研發中心負責人比出3的手勢，慶祝邁向GAA架構3奈米製程的嶄新里程碑。

全球先進半導體技術領導品牌三星電子宣布，已啟用環繞式閘極（GAA）架構的3奈米製程製造晶片。

三星首次採用多橋通道場效電晶體FET（MBCFET）的GAA技術生產晶片，突破「鰭式場效電晶體」（FinFET）架構的性能限制，並藉由減少供應電壓層級優化功率效率，同時透過增加驅動電流能力提升效能。

三星將具有奈米片電晶體架構的半導體晶片，首次應用於高效能、低功耗的運算領域，並計畫拓展至行動處理器。

三星電子總裁暨晶圓代工事業部負責人Siyoung Choi博士表示：「三星不斷導入業界第一技術，例如高介電常數金屬閘極（High-K Metal Gate）、FinFET以及EUV等，展現飛躍性成長，在製造應用層面持續坐穩領導地位。三星冀望以領先全球的MBCFET架構3奈米製程，鞏固技術霸主之位。展望未來，我們將延續強勁的創新動能，積極開發具競爭優勢的技術，並建立有助於加速技術成熟的流程。」

▲（左起）三星電子副總裁Michael Jeong、執行副總裁Ja-Hum Ku，以及三星晶圓代工事業部副總裁Sang Bom Kang三人手持3奈米晶圓，於三星華城園區生產線合影。

藉由優化設計技術，實現最大化PPA

三星的專有技術採用通道較寬的奈米片，相較於通道較窄的奈米線GAA技術架構，能實現更高效能與更佳的能源效率。在3奈米GAA技術助陣下，三星得以調節奈米片的通道寬度，優化功耗以及效能表現，滿足客戶的多元需求。

此外，GAA設計的靈活性，具有提升功耗、效能、面積（PPA）的優勢，對於設計技術整合優化（DTCO）十分有利^（註一）。相較於5奈米製程，第一代3奈米製程能降低45%功耗、提升23%效能、縮減16%面積；第二代3奈製程則可降低50%功耗、提升30%效能，並縮減35%面積。

攜手SAFE夥伴提供3奈米設計基礎架構與服務

隨著技術節點的持續微縮，與晶片效能提升的需求成長，為驗證功能更多、尺寸縮減的複雜產品，IC設計人員面臨著處理龐大數據的挑戰。為滿足上述需求，三星致力提供更穩定的設計環境，以減少設計、驗證和簽核流程所需時間，同時提升產品的可靠性。

得益於三星與Ansys、Cadence、Siemens和Synopsys等先進製程晶圓代工生態圈（SAFE）夥伴的縝密佈局，三星自2021年第三季起，便開始提供經驗證的設計架構，協助客戶在更短時間內完善產品設計。

來自SAFE 合作夥伴的證言

Ansys，Ansys電子、半導體和光學業務部副總裁暨總經理John Lee

「Ansys攜手三星持續為最先進的設計打造致能技術，如今以GAA技術實現3奈米製程，Ansys多物理場模擬平台的簽核準確度，便是我們與位居業界領先地位的三星晶圓代工事業部，維持長期合作關係的一大例證。Ansys維持一貫不變的承諾，竭力為雙方共同的頂級客戶，提供最佳的設計體驗。」

Cadence，Cadence客製化IC及PCB事業群資深副總裁暨總經理Tom Beckley

「三星邁向GAA架構3奈米製程的里程碑，我們對此表達恭賀之意。Cadence與三星晶圓代工事業部密切合作，使客戶透過我們的數位解決方案－從元件庫特性到全數位流程實施與簽核，於該節點實現最佳功耗、效能與面積，達成最大化的生產效率，而背後最大的驅動力皆來自於Cadence Cerebrus AI技術。奠基於自家的客製解決方案，我們攜手三星啟用並驗證完整的AMS流程，藉由自動佈線來提高電路設計和模擬的生產效率。我們熱切期待雙方延續合作關係，促成更多的成功設計定案。」

Siemens EDA，西門子數位化工業軟體IC-EDA執行副總裁Joe Sawicki

「Siemens EDA很高興與三星合作，並確保從最初的開發階段起，我們現有的軟體平台能在三星最新的3奈米製程節點運作。雙方藉由SAFE計劃建立的長期夥伴關係，使西門子領先業界的EDA工具通過3奈米認證，為雙方的共同客戶創造巨大價值。」

Synopsys，新思科技矽晶實現事業部總經理暨公司幕僚Shankar Krishnamoorthy

「基於與三星晶圓代工事業部長期建立的策略夥伴關係，我們以解決方案支援三星的先進製程，協助共同客戶大幅縮短設計週期。Synopsys將持續擴大對三星GAA架構3奈米製程的支援廣度，我們的Digital Design、Analog Design和IP產品，助力客戶為關鍵的高效能運算應用，提供差異化SoC。」

註一：有關設計技術整合優化（DTCO）的更多資訊，請參閱以下連結：

Find the optimal for the best. Part 1

Find the optimal for the best. Part 2

三星晶圓代工展現創新實力助攻大數據、AI／ML及智慧連網裝置的未來發展

Wed, 27 Oct 2021 09:35:20 +0000

全球先進半導體技術領導品牌三星電子，於2021年第五屆三星晶圓代工論壇（SFF）中，揭示以環繞式閘極（GAA）結構為基礎，針對３奈米及2奈米的持續製程技術遷移計劃。

本屆線上論壇以「擴展新維度」（Adding One More Dimension）為題，吸引全球2,000多名客戶及合作夥伴共襄盛舉。三星於此年度盛事中暢談願景，面對快速發展的晶圓代工市場，未來將提升製程技術、製造營運、代工服務等晶圓事業的各個環節，奠定屹立不搖的領導地位。

三星電子總裁暨晶圓代工事業部負責人Siyoung Choi博士表示：「三星將全面提高產能，以最先進的技術領航業界，並於矽晶堆疊技術上精益求精、持續展現應用層面的創新實力。COVID-19疫情加速數位轉型腳步，三星將與客戶及合作夥伴於適當時機提供創新技術，發掘矽晶應用的無限潛力。」

GAA蓄勢待發－3奈米將於2022年投入量產；2奈米訂於2025年

三星GAA專利技術－多橋通道場效電晶體FET（MBCFET），具備升級的功效和靈活設計優勢，對未來製程技術遷移至關重要。相較於5奈米製程，三星首度採用MBCFET的3奈米GAA節點，使晶片面積縮減35%、性能提升30%且功耗降低50%。除了優化功耗、性能和面積（PPA）外，隨著製程技術成熟，3奈米邏輯技術良率已逐漸趨近於量產中的4奈米製程。

三星預計於2022年上半年，生產首批基於3奈米技術設計的晶片，而第二代的3奈米晶片，則預計於2023年投入生產。三星技術路線圖的最新部署項目，採用MBCFET技術的2奈米製程節點，目前處於早期開發階段，預計將於2025年投入量產。

CIS、DDI、MCU適用FinFET – 17奈米專業製程技術登場

三星晶圓代工持續精進FinFET製程技術，以支援具成本效益及應用競爭力的專業產品。三星17奈米FinFET製程節點，堪稱其中的最佳實例。除了FinFET的固有優勢，該製程節點亦得益於3D電晶體架構，具備卓越的性能與能效。因此，與28奈米製程相比，三星17奈米FinFET可縮減43%面積、提升39%性能及49%能效。

此外，三星正積極推進14奈米製程，以支援3.3V高壓或快閃型嵌入式MRAM（eMRAM），進而提升寫入速度與密度，成為微控制器單元（MCU）、IoT與穿戴裝置等應用的絕佳選擇。三星8奈米無線射頻（RF）平台，可望進一步擴大其在5G半導體市場的領導地位，涵蓋sub-6GHz至mmWave毫米波應用。

2021年11月，三星將攜手生態圈合作夥伴，以線上虛擬方式舉辦三星晶圓代工SAFE論壇。

【名家觀點】三星電子最新電晶體技術締造半導體歷史

Mon, 27 May 2019 13:32:27 +0000

日常生活中，我們每天透過電腦與智慧型手機儲存或互相傳送文件、照片、影片、音訊檔、試算表與圖表等複雜數位資訊。然而，數位資訊其實僅利用「0」與「1」兩種位元組成的簡單二進位數系統來表現。

電晶體是將二進位數系統所編寫的數位資訊轉換成電子訊號的半導體裝置。電晶體中的「通道」讓電流在半導體源極和汲極之間流動，而「閘極」則是控管行經通道的電流。閘極透過放大電子訊號產生二進位數據，同時作為開關。由此可知，電晶體本質上就是半導體晶片的基本元素。

不管是文件、照片或影片，所有數位資訊皆是由「0」與「1」兩種位元組成的二進位數系統所構成。

半導體發展史不斷在創造更小、更快且功耗更低的電晶體。左起：平面電晶體、完全空乏（鰭式）電晶體，以及環繞式閘極結構(GAA)電晶體。

為了在矽(Si)基版有限的表面空間安裝更多半導體晶片，每一個晶片大小自然需要縮減。此外，為了在各個晶片中加入更多複雜的新功能，最基本的電晶體必須縮小體積並降低功耗，以將電池壽命提升至最高，同時也須降低熱能與電荷。由於功耗取決於操作電壓，電晶體更必須具備降低電壓的功能。因此，半導體發展史可說是不斷在創造更小、更快與功耗更低的電晶體。

目前半導體產業最常見的電晶體為金屬氧化物半導體(MOS)，由金屬電極、氧化物絕緣體和半導體通道組成。史上第一個MOS電晶體採用平面結構，讓閘極與通道可以在同一個平面上接觸。但隨著電晶體的體積縮小，源極與汲極之間的距離也變短，讓閘極很難作為開關。這就是所謂的「短通道效應」，並且隨著電壓降低幅度有限，意味著平面電晶體只能應用在20奈米或以上的節點（或世代）⁽^註一⁾

為了克服短通道效應，下一代的電晶體技術「完全空乏電晶體」應運而生。這類電晶體採用薄型矽(Si)通道，透過提高閘極調控通道電位的能力來避免短通道效應。該結構型態是由傳統電晶體（位於平面通道上的閘極）演變而來，不僅更薄且堅固，同時直立的矩形通道在三邊與閘極緊密互鎖。由於其細長的直立矩形設計與魚類的背鰭相似，因此也稱作「鰭式電晶體」。三星自2012年起開始生產各式尺寸的鰭式電晶體，而且是從14奈米切入。

平面電晶體僅允許通道和閘極在一個平面接觸，但鰭式電晶體具有三維結構，允許通道的三個面（不包括底部）和閘極接觸，進而改善半導體性能，並擴大電壓下降的程度，解決短通道效應所帶來的問題。

然而，在經過幾代的發展與製程轉換，鰭式電晶體已面臨極限。現今半導體產業要求電晶體能進一步降低電壓。儘管鰭式電晶體具備三維結構，但隨著電晶體持續進步，體積因而不斷縮小，僅三面接觸閘極而非四面，進而演變成發展上的一大限制。

圖示: 半導體電晶體的演進

為了突破現行電晶體解決方案的侷限，三星研發出新式環繞式閘極(GAA)結構。顧名思義，GAA結構將閘極調控通道電位的功能最大化，讓包含第四個底部在內的所有通道都被閘極環繞。閘極360度環繞通道區域可以抑制短通道效應，進一步降低電壓。

典型的GAA電晶體結構為一細長的奈米線⁽^註二⁾。通常，通道寬度一般是越寬越好，讓大量電流得以通過，但直徑極小的奈米線很難取得如此大量電流。為了克服此限制，三星研發出專有的MBCFET（多橋通道場效電晶體），此專利技術為GAA電晶體的升級版。MBCFET電晶體將線型通道結構排列成2維奈米片，以增加與閘極的接觸面積，進而讓裝置整合更簡單，同時增加電流。三星的MBCFET在市場上是極具競爭力的電晶體結構，除了本身的GAA結構可以抑制短通道效應外，也能透過增加通道面積實現性能提升。

與現有7奈米鰭式電晶體相較，MBCFET可將功耗降低50%、性能提升30%，同時將電晶體佔用面積減少45%。

GAA電晶體的開發為一項艱鉅的挑戰，堪稱半導體技術的工業革命，因此目前僅有三星電子提出未來供貨計畫。此外，MBCFET的成功創造亦彰顯三星電子領先全球的技術實力。此技術同時奠定與顛覆半導體產業的基礎，除了得以突破4奈米極限，更能提供且促成第四次工業革命所必須的核心技術。

憑藉此項領先業界的最新發展，三星電子透過最新開創性技術以及合作方式，為產業發展未來開闢了全新道路。

身為半導體工程師，我非常期待此因為新技術誕生而改朝換代的產業，也看好未來的發展。

*本文取自Yongjoo Jeon，三星晶圓代工業務首席工程師

註一：奈米是半導體製程使用的單位，1奈米等於十億分之一公尺。
註二:為超細微直線，切面直徑僅1奈米。