全球先進半導體技術領導品牌三星電子，在其位於美國加州聖荷西的裝置解決方案（Device Solutions）總部舉行的年度「三星晶圓代工論壇」（SFF）上，揭曉最新的晶圓代工創新方案，並概述其對AI紀元的未來願景。

三星以「賦能AI革命」（Empowering the AI Revolution）為題，在本屆論壇發表強化版製程技術路線圖，包括SF2Z和SF4U兩個創新節點，以及結合晶圓代工、記憶體和先進封裝（AVP）事業獨特優勢的Samsung AI 解決方案整合式平台。

三星電子總裁暨晶圓代工事業部負責人Siyoung Choi博士表示：「在眾多技術圍繞AI持續發展之際，兼具高效能與低功耗的半導體成為技術應用面的重要關鍵。除了專為AI晶片優化且通過驗證的GAA製程，我們亦計劃推出用於高速、低功耗數據處理的整合式共封裝光學（CPO）技術，藉由一站式AI解決方案，助力客戶在變革時代中成長茁壯。」

Arm執行長Rene Haas、Groq執行長Jonathan Ross等多位傑出的產業思想領袖，於本屆論壇輪番上台發表演說，強調他們為迎接全新AI挑戰之際與三星建立的強大盟友關係。約有30家夥伴廠商共同參展，進一步彰顯全美晶圓代工生態圈的熱絡合作。

以先進的製程技術路線圖，為客戶AI方案注入動力

三星發表SF2Z和SF4U兩項全新的製程節點，強化其領先的製程技術路線圖。

最新的2奈米製程SF2Z採用優化的晶背供電網路（BSPDN）技術，將電軌建置於晶圓背面，有效解決電源與訊號線的資源排擠問題。與第一代2奈米節點的SF2相比，將BSPDN技術導入SF2Z不僅能改善功耗、效能和面積（PPA），還能顯著減少電壓下降（IR drop）、強化高效能運算（HPC）設計效能。SF2Z預計於2027年量產。

而SF4U則是高價值的4奈米更新版，其藉由光學收縮改良PPA，預定於2025年量產。

三星強調其SF1.4（1.4奈米）的籌備工作進展順利，將如期實現性能表現和良率目標，預計將於2027年進入量產階段；同時強調其對超越摩爾定律的堅定承諾，並正透過材料與結構上的創新，積極形塑1.4奈米以下的未來製程技術。

持續提升GAA成熟度

隨著AI新紀元來臨，諸如環繞式閘極（GAA）的架構性改良，已成為滿足功耗和效能需求的要素。在本屆SFF論壇上，三星強調自家GAA技術的成熟度，視其為AI的關鍵驅動技術。

三星GAA製程已邁入量產的第三年，在良率和效能方面持續提升成熟度。奠基於深厚的GAA生產經驗，三星計畫於今年下半年量產第二代3奈米製程（SF3），並將GAA應用於未來的2奈米製程。

自2022年以來，三星GAA產量持續穩步成長，有望在未來幾年大幅擴展。

一站式Samsung AI 解決方案強調企業跨域合作

一站式AI平台Samsung AI 解決方案是本屆論壇的另一亮點，其為三星晶圓代工、記憶體和AVP等事業部的合作結晶。

三星整合各事業部的獨特優勢，提供高效能、低功耗和高頻寬的解決方案，並能根據客戶的特定AI需求量身訂製。

企業跨域合作亦能簡化供應鏈管理（SCM）並縮短上市時程，進而將總周轉時間（TAT）顯著縮短20%。

三星計劃在2027年推出全方位、CPO整合式AI解決方案，旨在為客戶提供一站式AI解決方案。

以涵蓋AI與主流技術的均衡方案組合，實現客戶和應用的多元化發展

三星在拓展多元化客群和應用領域方面取得長足的進展。

得益於三星過去一年來與客戶的密切合作，旗下晶圓代工事業部AI銷售額大幅成長80%，反映三星為滿足快速變遷的市場需求，努力不懈的堅毅決心。

除了先進的製程節點，三星亦提供專業級和8吋晶圓衍生產品，不僅在PPA上持續改良，並具備強大的成本競爭優勢。憑藉均衡的技術方案組合，三星展現全方位的實力，因應汽車、醫療、穿戴式裝置、IoT應用等領域的客戶需求。

融合AI和技術，推動晶圓代工生態圈的共生共榮

三星延續SFF盛事的話題熱度，於6月13日舉辦年度Samsung Advanced Foundry Ecosystem（SAFE）論壇。該論壇以「AI：探索可能性和未來」（AI: Exploring Possibilities and Future）為題，作為生態圈夥伴討論客製技術與方案的交流平台。

在本屆論壇上，西門子執行長Mike Ellow、AMD副總裁Bill En、Celestial AI執行長David Lazovsky等業界領袖，針對晶片和系統設計技術的未來，提出個人獨到的見解。

繼去年成立MDI聯盟（Multi-Die Integration Alliance）後，本屆論壇亦舉辦首場MDI聯盟研討會。三星與聯盟夥伴就共同發展機會、具體合作計畫展開廣泛討論，並聚焦2.5D和3D IC設計以開發全方位的解決方案。上述活動皆進一步深化盟友關係，持續朝共同願景邁進。

全球先進半導體技術領導品牌三星電子，近期於線上舉辦2021年第三屆「三星先進製程晶圓代工生態圈」（SAFE^TM）論壇。

三星攜手晶圓代工生態圈夥伴，以「效能平台2.0：創新、智慧、整合」為主題，籌辦7場主題演講及76場技術座談會，並聚焦三大主題：環繞式閘極結構（GAA，創新）、人工智慧（AI，智慧）與2.5D／3D（整合）技術，以及高效能應用所需的多元設計基礎架構。

三星電子資深副總裁暨晶圓代工設計平台開發負責人Ryan Lee表示：「面對瞬息萬變的大數據時代，為滿足客戶日益增長的需求，三星攜手晶圓代工夥伴取得可觀的進展，並以強大的解決方案為成功鋪路。借助SAFE計畫，三星將以先鋒者之姿引領群雄，實現『效能平台2.0』願景。」

本屆三星論壇自11月17日起進行為期一個月的直播，與會者可透過線上SAFE論壇平台，探索一系列技術座談會，亦能與生態圈夥伴展開互動。欲註冊參加SAFE論壇者，請造訪三星活動官網https://www.samsungfoundry.com 。

SAFE 2021：效能平台2.0

身處於以數據為導向的全新時代，三星聚焦智慧財產權（IP）、電子設計自動化（EDA）、雲端、設計解決方案合作夥伴（DSP）、封裝解決方案等關鍵領域，積極擴大晶圓代工生態圈陣容。其最新SAFETM計劃內容涵蓋以下：

• SAFE^TM-IP及EDA：三星與其晶圓代工生態圈夥伴取得逾3,600個IP以及80款通過認證的EDA工具。上述工具的開發與認證，皆根據三星運作並由其合作夥伴參與的高標準認證計劃。為因應高效能應用市場需求，三星晶圓代工生態圈不僅開發具體HPC基礎IP，包括標準元件庫及記憶體編譯器，亦開發各項關鍵IP，例如100Gbps以上的串列器－解串列器（Serializer-Deserializer）介面，以及5D／3D多晶片整合解決方案。

借助EDA合作夥伴，三星已掌握專為3奈米（nm）GAA製程技術優化的設計工具，以及用於2.5D／3D多晶片整合的設計方法。客戶亦可利用基於AI與機器學習的EDA技術，系統性地管理及分析設計數據。為克服日益棘手的晶片設計與分析，三星同步強化合作夥伴關係，以促進EDA工具與相關技術開發，例如整合能有效利用運算資源的GPU，此為晶圓驗證不可或缺的技術。

• SAFE^TM-OSAT：三星計劃擴大外包半導體組裝及測試（OSAT）生態圈，以強化如5D／3D等封裝產品線，進而引領「超越摩爾定律」技術。近期三星宣佈共同開發混合基板立方體（H-Cube）解決方案，即為三星晶圓代工與OSAT社群合作的成功案例之一。該方案可實現6項HBM有效整合，同時發揮成本效益。
• SAFE^TM-Cloud Design Platform：三星去年推出雲端一站式設計平台SAFE^TM-CDP，現已支援混合雲端功能，可與客戶的傳統設計環境連結。
• SAFE^TM-DSP：於SAFE^TM-DSP生態圈加持下，三星及其全球合作夥伴得以積極支援全球無廠公司。借助先進製程技術及高效能、低功耗晶片設計知識，將設計概念化為具體客製產品。

【引述自SAFETM 夥伴企業]

• Ansys－執行長Ajei Gopal

「現今的晶片需仰賴全方位多物理場方法，而工程模擬為不可或缺的一環。Ansys很榮幸能與三星合作，為其多晶片整合計劃，提供全面性多物理場分析流程。此舉將造福雙方共同客戶、產業，乃至全世界。半導體亦將驅動自駕車、電動車、人工智慧與5G等行動技術變革。」

• Arm－執行長Simon Segars

「對整體合作夥伴生態圈而言，Arm與三星晶圓代工的長期夥伴關係，是成功在眾多市場拓展商機的重要關鍵。我們與三星攜手合作，以三星晶圓代工的環繞式閘極結構等先進製程，優化Armv9新世代處理器。過程中雙方密切合作，共同發掘橫跨高效能運算（HPC）、汽車、AI 和 IoT領域的新商機，同時處理與日俱增的複雜問題，加快產品上市時程。」

• Cadence－執行長Lip-Bu Tan

「Cadence的智慧系統設計策略與三星晶圓代工『效能平台2.0』方向一致，皆以創新、智慧無所不在、整合解決方案為主題。Cadence採用三星先進製程與封裝技術，使客戶成功開發及交付突破性創新產品，期盼能與三星晶圓代工繼續合作，加快設計的致勝腳步。」

• Siemens EDA－資深副總裁J. Incorvaia

「三星SAFE論壇為三星晶圓代工生態圈提供了難能可貴的場域，於此聚集各界人才交流資訊，並共同為三星先進製程技術尋找極致發揮的機會。Siemens EDA引頸期盼今年度三星SAFE盛會，且期待客戶與夥伴透過此盛事達成合作，攜手排除設計障礙、提高晶片成功率。」

• Synopsys－總裁暨營運長Sassine Ghazi

「Synopsys期盼結合軟體及晶片技術，創造出振奮人心、改變世界的新產品。我們與三星晶圓代工攜手合作，於3nm環繞式閘極結構的具體實現、廣泛的IP認證，AI輔助晶片設計、2.5／3D多晶片設計等領域，擬定縝密計劃。Synopsys將展開雙臂，迎接三星SAFE計畫提供的合作機會。」

GAA蓄勢待發－3奈米將於2022年投入量產；2奈米訂於2025年

三星GAA專利技術－多橋通道場效電晶體FET（MBCFET），具備升級的功效和靈活設計優勢，對未來製程技術遷移至關重要。相較於5奈米製程，三星首度採用MBCFET的3奈米GAA節點，使晶片面積縮減35%、性能提升30%且功耗降低50%。除了優化功耗、性能和面積（PPA）外，隨著製程技術成熟，3奈米邏輯技術良率已逐漸趨近於量產中的4奈米製程。
 
三星預計於2022年上半年，生產首批基於3奈米技術設計的晶片，而第二代的3奈米晶片，則預計於2023年投入生產。三星技術路線圖的最新部署項目，採用MBCFET技術的2奈米製程節點，目前處於早期開發階段，預計將於2025年投入量產。
 

CIS、DDI、MCU適用FinFET – 17奈米專業製程技術登場

三星晶圓代工持續精進FinFET製程技術，以支援具成本效益及應用競爭力的專業產品。三星17奈米FinFET製程節點，堪稱其中的最佳實例。除了FinFET的固有優勢，該製程節點亦得益於3D電晶體架構，具備卓越的性能與能效。因此，與28奈米製程相比，三星17奈米FinFET可縮減43%面積、提升39%性能及49%能效。
 
此外，三星正積極推進14奈米製程，以支援3.3V高壓或快閃型嵌入式MRAM（eMRAM），進而提升寫入速度與密度，成為微控制器單元（MCU）、IoT與穿戴裝置等應用的絕佳選擇。三星8奈米無線射頻（RF）平台，可望進一步擴大其在5G半導體市場的領導地位，涵蓋sub-6GHz至mmWave毫米波應用。
 
2021年11月，三星將攜手生態圈合作夥伴，以線上虛擬方式舉辦三星晶圓代工SAFE論壇。