▲安霸CV3-AD685整合式系統單晶片採用三星5奈米製程打造

全球先進半導體技術領導品牌三星電子與邊緣AI半導體公司安霸（Ambarella, Inc.，NASDAQ：AMBA）宣布，三星晶圓代工事業部將以其5奈米製程，為安霸生產最新車用AI中央網域控制器CV3-AD685。本次合作有望全面提升AI處理效能、功能與可靠性，推動新一代自動駕駛汽車安全系統表現更上層樓。

CV3-AD685是安霸CV3-AD車用AI中央網域控制器產品線的首款量產型號，同時，亦有多家一級供應商，宣布將推出採用CV3-AD系列系統單晶片（SOC）的解決方案。三星5奈米製程依據車規級半導體要求進行最佳化，藉由極為嚴苛的製程控制與先進IP，確保最高標準的可靠性與可追溯性。

三星5奈米製程發展成熟且擁有豐厚實績，將為安霸提供穩固的技術基礎。借助三星在車用半導體代工生產、IP與整合服務研發的豐富經驗，三星5奈米製程將協助車廠持續引領輔助與自動駕駛創新。

安霸總裁暨執行長王奉民（Fermi Wang）表示：「安霸與三星晶圓代工事業部擁有多年合作經驗，很高興能採用三星領先全球的5奈米製程，打造全新CV3-AD685系統單晶片。仰賴三星成熟可靠的車用半導體製程，我們將進一步強化ADAS以及L2+到L4等級自駕車的AI加速能力、系統整合與能源效率。」

CV3-AD685搭載安霸新一代CVflow® AI引擎，其神經網路處理速度是前代CV2 SoC的20倍，同時具備通用向量（general-vector）與神經網路向量（neural-vector）處理能力，全面滿足全自動駕駛解決方案所需的處理效能要求，包括電腦視覺、4D影像雷達、深度感測器融合與路徑規劃。

三星電子執行副總裁暨晶圓代工企業規劃負責人Sang-Pil Sim表示：「三星將5奈米EUV FinFET技術導入車用領域，將ADAS與視覺處理器效能推向巔峰。目前該技術已獲多家一級供應商採用，相信其他車廠也將考慮採用以三星5奈米製程生產的安霸CV3-AD系列SOC。」

CV3-AD685為安霸CV3-AD系列首款採用三星5奈米製程打造的產品，整合先進影像處理技術、密集立體視覺技術和光流引擎，並搭載ARM® Cortex® A78AE和R52 CPU、用於影像處理的車用GPU，以及硬體安全模組（HSM）。其「演算法優先」處理架構，將完整支援自駕軟體堆疊的運作。

安霸CV3-AD系列產品專為ADAS打造，具備高效能、省電與可擴充優勢，將與各類型的輔助駕駛解決方案相輔相成，同時促進汽車自動化技術創新。CV3-AD685整合式SOC可融合來自多個感測器的資訊，實現優異的L2+至L4等級自動駕駛表現。三星晶圓代工事業部打造業界領先製程技術與先進3D封裝解決方案，廣泛應用於新一代行動裝置、HPC和車用解決方案。

三星5奈米製程亦受益於三星先進製程晶圓代工生態圈（SAFE）計畫的堅實後盾。SAFE計畫促進三星晶圓代工事業部與生態圈夥伴和客戶緊密合作，以採用製程設計套件（PDK）、基於設計方法（DM）的參考流程、各類型IP、隨需設計支援等經過認證的關鍵設計元素，提供完善的SOC設計服務。

關於安霸

安霸產品廣泛應用於人類視覺和邊緣AI領域，包括視訊安全、先進駕駛輔助系統（ADAS）、電子後視鏡、行車記錄器、駕駛／車內監控、自動駕駛和機器人應用。安霸的低功耗系統單晶片（SoC）提供高解析度視訊壓縮、進階影像和雷達處理，以及強大的深度神經網路處理功能，實現智慧感知、感測器融合與規劃等技術應用。如欲瞭解更多資訊，請造訪www.ambarella.com。.

全球先進半導體技術領導品牌三星電子，近期於線上舉辦2021年第三屆「三星先進製程晶圓代工生態圈」（SAFE^TM）論壇。

三星攜手晶圓代工生態圈夥伴，以「效能平台2.0：創新、智慧、整合」為主題，籌辦7場主題演講及76場技術座談會，並聚焦三大主題：環繞式閘極結構（GAA，創新）、人工智慧（AI，智慧）與2.5D／3D（整合）技術，以及高效能應用所需的多元設計基礎架構。

三星電子資深副總裁暨晶圓代工設計平台開發負責人Ryan Lee表示：「面對瞬息萬變的大數據時代，為滿足客戶日益增長的需求，三星攜手晶圓代工夥伴取得可觀的進展，並以強大的解決方案為成功鋪路。借助SAFE計畫，三星將以先鋒者之姿引領群雄，實現『效能平台2.0』願景。」

本屆三星論壇自11月17日起進行為期一個月的直播，與會者可透過線上SAFE論壇平台，探索一系列技術座談會，亦能與生態圈夥伴展開互動。欲註冊參加SAFE論壇者，請造訪三星活動官網https://www.samsungfoundry.com 。

SAFE 2021：效能平台2.0

身處於以數據為導向的全新時代，三星聚焦智慧財產權（IP）、電子設計自動化（EDA）、雲端、設計解決方案合作夥伴（DSP）、封裝解決方案等關鍵領域，積極擴大晶圓代工生態圈陣容。其最新SAFETM計劃內容涵蓋以下：

• SAFE^TM-IP及EDA：三星與其晶圓代工生態圈夥伴取得逾3,600個IP以及80款通過認證的EDA工具。上述工具的開發與認證，皆根據三星運作並由其合作夥伴參與的高標準認證計劃。為因應高效能應用市場需求，三星晶圓代工生態圈不僅開發具體HPC基礎IP，包括標準元件庫及記憶體編譯器，亦開發各項關鍵IP，例如100Gbps以上的串列器－解串列器（Serializer-Deserializer）介面，以及5D／3D多晶片整合解決方案。

借助EDA合作夥伴，三星已掌握專為3奈米（nm）GAA製程技術優化的設計工具，以及用於2.5D／3D多晶片整合的設計方法。客戶亦可利用基於AI與機器學習的EDA技術，系統性地管理及分析設計數據。為克服日益棘手的晶片設計與分析，三星同步強化合作夥伴關係，以促進EDA工具與相關技術開發，例如整合能有效利用運算資源的GPU，此為晶圓驗證不可或缺的技術。

• SAFE^TM-OSAT：三星計劃擴大外包半導體組裝及測試（OSAT）生態圈，以強化如5D／3D等封裝產品線，進而引領「超越摩爾定律」技術。近期三星宣佈共同開發混合基板立方體（H-Cube）解決方案，即為三星晶圓代工與OSAT社群合作的成功案例之一。該方案可實現6項HBM有效整合，同時發揮成本效益。
• SAFE^TM-Cloud Design Platform：三星去年推出雲端一站式設計平台SAFE^TM-CDP，現已支援混合雲端功能，可與客戶的傳統設計環境連結。
• SAFE^TM-DSP：於SAFE^TM-DSP生態圈加持下，三星及其全球合作夥伴得以積極支援全球無廠公司。借助先進製程技術及高效能、低功耗晶片設計知識，將設計概念化為具體客製產品。

【引述自SAFETM 夥伴企業]

• Ansys－執行長Ajei Gopal

「現今的晶片需仰賴全方位多物理場方法，而工程模擬為不可或缺的一環。Ansys很榮幸能與三星合作，為其多晶片整合計劃，提供全面性多物理場分析流程。此舉將造福雙方共同客戶、產業，乃至全世界。半導體亦將驅動自駕車、電動車、人工智慧與5G等行動技術變革。」

• Arm－執行長Simon Segars

「對整體合作夥伴生態圈而言，Arm與三星晶圓代工的長期夥伴關係，是成功在眾多市場拓展商機的重要關鍵。我們與三星攜手合作，以三星晶圓代工的環繞式閘極結構等先進製程，優化Armv9新世代處理器。過程中雙方密切合作，共同發掘橫跨高效能運算（HPC）、汽車、AI 和 IoT領域的新商機，同時處理與日俱增的複雜問題，加快產品上市時程。」

• Cadence－執行長Lip-Bu Tan

「Cadence的智慧系統設計策略與三星晶圓代工『效能平台2.0』方向一致，皆以創新、智慧無所不在、整合解決方案為主題。Cadence採用三星先進製程與封裝技術，使客戶成功開發及交付突破性創新產品，期盼能與三星晶圓代工繼續合作，加快設計的致勝腳步。」

• Siemens EDA－資深副總裁J. Incorvaia

「三星SAFE論壇為三星晶圓代工生態圈提供了難能可貴的場域，於此聚集各界人才交流資訊，並共同為三星先進製程技術尋找極致發揮的機會。Siemens EDA引頸期盼今年度三星SAFE盛會，且期待客戶與夥伴透過此盛事達成合作，攜手排除設計障礙、提高晶片成功率。」

• Synopsys－總裁暨營運長Sassine Ghazi

「Synopsys期盼結合軟體及晶片技術，創造出振奮人心、改變世界的新產品。我們與三星晶圓代工攜手合作，於3nm環繞式閘極結構的具體實現、廣泛的IP認證，AI輔助晶片設計、2.5／3D多晶片設計等領域，擬定縝密計劃。Synopsys將展開雙臂，迎接三星SAFE計畫提供的合作機會。」

GAA蓄勢待發－3奈米將於2022年投入量產；2奈米訂於2025年

三星GAA專利技術－多橋通道場效電晶體FET（MBCFET），具備升級的功效和靈活設計優勢，對未來製程技術遷移至關重要。相較於5奈米製程，三星首度採用MBCFET的3奈米GAA節點，使晶片面積縮減35%、性能提升30%且功耗降低50%。除了優化功耗、性能和面積（PPA）外，隨著製程技術成熟，3奈米邏輯技術良率已逐漸趨近於量產中的4奈米製程。
 
三星預計於2022年上半年，生產首批基於3奈米技術設計的晶片，而第二代的3奈米晶片，則預計於2023年投入生產。三星技術路線圖的最新部署項目，採用MBCFET技術的2奈米製程節點，目前處於早期開發階段，預計將於2025年投入量產。
 

CIS、DDI、MCU適用FinFET – 17奈米專業製程技術登場

三星晶圓代工持續精進FinFET製程技術，以支援具成本效益及應用競爭力的專業產品。三星17奈米FinFET製程節點，堪稱其中的最佳實例。除了FinFET的固有優勢，該製程節點亦得益於3D電晶體架構，具備卓越的性能與能效。因此，與28奈米製程相比，三星17奈米FinFET可縮減43%面積、提升39%性能及49%能效。
 
此外，三星正積極推進14奈米製程，以支援3.3V高壓或快閃型嵌入式MRAM（eMRAM），進而提升寫入速度與密度，成為微控制器單元（MCU）、IoT與穿戴裝置等應用的絕佳選擇。三星8奈米無線射頻（RF）平台，可望進一步擴大其在5G半導體市場的領導地位，涵蓋sub-6GHz至mmWave毫米波應用。
 
2021年11月，三星將攜手生態圈合作夥伴，以線上虛擬方式舉辦三星晶圓代工SAFE論壇。
 

全新3奈米 GAE PDK 0.1版已就緒

三星3奈米環繞式閘極(GAA)結構：3GAE開發依照計畫進行中。三星電子指出其3GAE製程設計套件(PDK) 0.1版已於四月推出，協助客戶及早開始設計工作，以及提升設計競爭力和縮短整備時間(TAT)。
 
與7奈米技術相較，三星3GAE製程設計最高可縮小晶片面積達45%，搭配降低50%的耗能及提升 35%的效能。以GAA為基礎的製程節點，預估將在新一代應用中廣泛採用，例如行動、網路、汽車、人工智慧(AI)和IoT物聯網。
 
以奈米線為基礎的傳統GAA，由於其有效通道寬度較小，因此需要的堆疊數量較大。另一方面，三星專利GAA：MBCFET（多重橋接型通道FET）採用的是奈米片結構，為每個堆疊提供更高的電流。
 
雖然鰭式場效電晶體 (FinFET)必須以離散方式調變鰭數，MBCFET 是透過控制奈米片寬度來提供更高的設計彈性。此外，MBCFET 與 FinFET製程的相容性代表兩者能共用相同的製造技術和設備，藉此加速製程開發與提升產量。
 

 
三星近期已公布3GAE測試載具設計，未來將專注於提升其效能及功率效率。
 
如需更多資訊，請參考三星電子新聞中心連結內的GAA圖表和影片。
 

最新SAFE 雲端計畫啟動

為持續支援及提升客戶的整體設計工作流程，三星電子啟動「三星先進製程生態系統雲端 (SAFE-Cloud) 計畫」，透過與Amazon Web Services(AWS)和Microsoft Azure等主要公共雲端服務供應商，及Cadence和Synopsys等電子設計自動化(EDA)領導廠商合作，為客戶提供更具彈性的設計環境。
 
至今，多數的代工客戶能在自有伺服器上構建和管理設計基礎架構。SAFE 雲端計畫將藉由豐富的製程資訊（PDK、設計方法）、EDA工具、設計資產（IP、資料庫）和設計服務來提供更卓越的統包式代工設計環境，減輕這方面的負擔並支援更簡單、更快速、及更有效率的設計流程。
 
現在，無論客戶需要再大的伺服器及儲存空間，都能滿足其需求，透過三星電子認證的SAFE 雲端安全性、適用性和擴充性，獲得專為晶片設計最佳化的安全環境。
 
經由SAFE 雲端平台，三星電子加速了與Synopsys合作7奈米和5奈米元件庫的開發。此外，三星、Gaonchips（韓國無廠設計公司）也和Cadence成功在此平台完成設計驗證。
 
Gaonchips執行長Kyu Dong Jung指出：「對我們這樣的公司而言，針對高效能運算(HPC)伺服器和系統進行前期投資是一項挑戰」。SAFE 雲端提供我們非常靈活的設計環境，無需額外投資基礎設施，更縮短了設計TAT。我預期這項計畫將為我們和整個無廠產業，提供更實質的商業及技術優勢。」
 

製程科技藍圖和先進封裝技術更新

三星電子的藍圖包括應用極紫外線(EUV)技術、從7奈米到 4奈米等四種FinFET製程，以及 3奈米 GAA，或MBCFET。
 
今年下半，三星電子計畫將開始6奈米製程裝置的量產，並完成4奈米製程的開發。
 
三星電子計畫於四月開發5奈米FinFET製程的產品設計，預計於今年下半完成，並於2020年上半進行量產。
 
三星的FD-SOI (FDS)製程和eMRAM之拓展，以及一系列先進的封裝解決方案，皆在今年的代工論壇上發表。此外，28FDS製程、18FDS以及具有1Gb容量eMRAM的繼任者開發也都將在今年完成。
 

相較於7奈米製程，三星的5奈米FinFET製程技術經過改良，能提升25%的邏輯晶片效率，減少20%的功耗，提高10%的性能，使三星擁有更創新性的標準單元架構。

從7奈米跨越到5奈米製程，除了在性能、功耗和面積(PPA)上獲得改善之外，客戶還能充份利用三星已高度發展的EUV技術。和前世代的製程一樣，5奈米製程在金屬膜使用EUV微影技術，能減少光罩層數、提供更佳的保真度。

5奈米製程的另一個關鍵優勢，是它能重複使用7奈米技術的所有智慧財產權(IP)。因此，當客戶從7奈米轉換至5奈米時，將能大幅降低遷移成本、擁有預先驗證的設計生態圈，進而大幅縮短5奈米產品的開發週期。

三星晶圓代工(Samsung Foundry)與 ｢三星晶圓代工SAFE 生態圈(SAFETM)｣ 夥伴建立密切的合作關係，自2018年第4季度起，為三星5奈米製程提供強大的設計基礎架構，包括製程設計套件(PDK)、設計方法(DM)、電子設計自動化(EDA)工具和IP。此外，三星晶圓代工(Samsung Foundry)已開始向客戶提供5奈米Multi Project Wafer(MPW)的服務。

三星電子晶圓事業執行副總裁Charlie Bae表示：「成功完成5奈米製程的研發，證明了三星在EUV節點的強大科研能力。為滿足客戶對先進製程技術日益殷切的需求，突顯其下世代產品的差異性，我們繼續加速EUV技術的量產腳步。」

2018年10月，三星宣佈準備投入7奈米製程的量產，這是三星首次採用EUV微影技術的製程節點。三星已針對首批基於EUV技術的新產品，領先業界為客戶提供商用樣品，並已於年初投入7奈米製程的量產。

此外，三星亦與客戶合作開發6奈米的客製化EUV製程節點，首款6奈米晶片已完成設計定案。

Charlie Bae繼續補充：「考量到5奈米製程技術的諸多優勢，包括PPA和IP等，預計諸如5G、人工智慧(AI)、高效能運算(HPC)及自駕車等創新應用，將對這項製程技術產生高度的需求。憑藉三星的強大的技術競爭力，包括我們在EUV微影技術領域的領先地位，三星將繼續向客戶提供最先進的技術和解決方案。」

三星晶圓代工(Samsung Foundry)的EUV製程技術，目前於韓國華城工廠的S3生產線投入製造。此外，三星亦將擴充EUV產能，於華城佈署全新的EUV生產線，預定將於2019年下半年完工，於明年正式啟用並投入量產。