Samsung và eSilicon cho ra đời bộ xử lý mạng 14nm với giải pháp Rambus 28G SerDes

Hôm nay, Samsung Electronics, nhà tiên phong trong công nghệ bán dẫn tiên tiến, đã giới thiệu bộ xử lý mạng dựa trên công nghệ quy trình 14LPP (Low-Power Plus) của Samsung hợp tác chặt chẽ với eSilicon và Rambus. Thành tựu này được xây dựng trên quy trình sản xuất tiên tiến của Samsung và thiết kế hạ tầng cho các ứng dụng mạng, khả năng thiết kế ASIC phức tạp và 2.5D của eSilicon với các giải pháp IP và giải pháp SerDes tốc độ cao 28G của Rambus.

Công nghệ xử lý 14LPP của Samsung dựa trên cấu trúc FinFET 3D đã được chứng minh là có hiệu năng cao và có thể được sản xuất hàng loạt. Quá trình tiếp theo của ứng dụng mạng là quá trình 10LPP dựa trên 10LPE (Low-Power Early), chúng đã được sản xuất hàng loạt lần đầu tiên từ năm ngoái. Việc sản xuất hàng loạt của quy trình 10LPP sẽ được bắt đầu vào cuối năm nay.

Ngoài ra, Samsung cũng đã công bố giải pháp “chìa khóa trao tay” 2.5D của mình, dùng để kết nối bộ xử lý logic và bộ nhớ HBM2 bằng bộ giải pháp Interposer tạo thành giải pháp I-CubeTM (Interposer-Cube). Chip xử lý mạng 14LPP này là sản phẩm đầu tiên Samsung áp dụng giải pháp I-CubeTM cùng với bộ nhớ HBM2. Giải pháp I-CubeTM sẽ trở nên cần thiết cho các ứng dụng mạng tín hiệu tốc độ cao và dự kiến sẽ được thông qua cho các ứng dụng khác như máy tính, máy chủ và AI trong tương lai gần.

Ryan Lee, Phó Chủ tịch mảng Tiếp thị công nghệ đúc tại Samsung Electronics, nói: “Tôi rất vui mừng thông báo về bộ xử lý mạng 14nm. Sản phẩm này được kết hợp với khả năng thiết kế của eSilicon trong lĩnh vực mạng và chuyên môn của Rambus trong SerDes và công nghệ xử lý mạnh mẽ của Samsung cùng với giải pháp I-Cube. Mô hình hợp tác này là một giải pháp rất độc đáo, nó có tác động rất lớn đến phân khúc đúc mạng. Samsung sẽ tiếp tục phát triển giải pháp đúc mạng của mình để trở thành nhà cung cấp giải pháp mạng toàn diện có ý nghĩa phù hợp với lộ trình từ 14nm đến 10nm đến 7nm. ”

“Dự án này là sự hợp tác thực sự giữa Samsung, Rambus và eSilicon. ESilicon tự hào mang các kỹ năng thiết kế của FinFET ASIC và interposer cùng với các kỹ năng tích hợp 2.5D của chúng tôi tới dự án “, Patrick Soheili, Phó Giám đốc Quản lý Sản phẩm và Phát triển Công ty tại eSilicon cho biết. “HBM Gen2 PHY,gói thiết kế flip-chip tùy chỉnh và thiết kế bộ nhớ tùy chỉnh cũng giúp tối ưu hóa công suất, hiệu suất và diện tích cho dự án.”

Lucas Seraphin, phó chủ tịch kiêm tổng giám đốc bộ phận Rambus Memory and Interfaces Division nói: “Các nhà sản xuất mạng đang tìm kiếm các nhà cung cấp IP chất lượng cao, có thể mang ra thị trường các seri máy chủ 28G trong các nút quá trình FinFET tiên tiến. “Thành công của chúng tôi với Samsung và eSilicon là một minh chứng rằng những giải pháp hàng đầu trong ngành này có thể đạt được khi bạn đưa các công ty hàng đầu lại với nhau. Đây là sản phẩm đầu tiên trong số nhiều sản phẩm khác mà chúng tôi dự định mang đến cho các mạng lưới và thị trường ASIC doanh nghiệp trên toàn cầu “.

* Tape out (T/O): Bước cuối cùng trong việc thiết kế một con chip mới. Ngay sau khi tape-out,hình dáng của con chip được hoàn tất, và chúng sẽ được gửi đến máy đúc.